# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-093080

(43) Date of publication of application: 25.03.1992

(51)Int.CI.

H01L 29/784 H01L 21/336 H01L 27/088

(21)Application number: 02-212333

(71)Applicant: MATSUSHITA ELECTRIC IND CO LTD


(22)Date of filing:


08.08.1990

(72)Inventor: MIYANAGA ISAO

# (54) SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF

PURPOSE: To eliminate thinning of a pattern of a gate electrode and to reduce an electric resistance by forming an inverter T-shaped gate electrode on a groove formed by etching a first film formed on a semiconductor layer and the layer, through a gate oxide film. CONSTITUTION: A PSG film 9 to become a first film and an Si3N4 film 10 are formed on a P-type silicon substrate 100. The films 10, 9 and further the substrate 100 are etched to form a groove 200. A gate oxide film 11 is formed thereon, and a conductive film 12 is flatly formed thereon. Then, the film 12 is etched back to form an inverted T-shaped gate electrode 12A. The surface is thermally oxidized to form a silicon thermal oxide film 13. After the films 10, 9 are removed, a silicon thermal oxide film 14 is formed. Thereafter, low concentration n-type semiconductor regions 15A, 15B to become first semiconductor regions are formed. Silicon oxide films 16A, 16B are formed as spacers, and ntype semiconductor regions 17A, 17B are formed. This field effect type transistor does not have thinning of a pattern at the electrode 12A.





## **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C): 1998,2003 Japan Patent Office

⑩日本国特許庁(JP)

⑩特許出願公開

# @ 公 開 特 許 公 報 (A) 平4-93080

®Int.Cl.⁵

識別記号

庁内整理番号

43公開 平成 4年(1992) 3月25日

H 01 L 29/784 21/336 27/088

8422-4M 8422-4M 7735-4M H 01 L 29/78

大阪府門真市大字門真1006番地

3 0 1 V 3 0 1 L 1 0 2 C

d 27/08 1 0 2 C 審査請求 未請求 請求項の数 8 (全 17 頁)

❸発明の名称 半導

②出

半導体装置およびその製造方法

②特 願 平2-212333

20出 願 平2(1990)8月8日

@発明者 宮 永

績

大阪府門真市大字門真1006番地 松下電器産業株式会社内

願 人 松下電器産業株式会社

個代 理 人 弁理士 宮井 啖夫

明 細 曹

1. 発明の名称

半導体装置およびその製造方法

### 2. 特許請求の範囲

(1) 第1導電型の半導体層と、この第1導電型 の半導体層に形成されたソースおよびドレインと、 前配第1導電型の半導体層上に形成されたゲート 絶縁膜と、このゲート絶縁膜上に形成されたゲー ト電極膜とを有する電界効果型トランジスタから なる半導体装置であって、

前記第1導電型の半導体層に形成されて側面に テーパのついた溝と、この溝の裏面にゲート絶縁 膜を形成し、さらにこのゲート絶縁膜上に逆丁字 型のゲート電極膜が前記ゲート電極から離れる に従って薄くなるようテーパのついた前記逆丁字 型のゲート電極度下の前記逆丁字型に張り出る に従って薄くなるようテーパのついた前記逆丁字 型のゲート電極度下の前記逆丁字型に張り出し た薄いゲート電極膜下の前記第1導電型の半導体 層中に、前記ゲート電極からソースおよびドレインの一部とな

1

る低級度の第2導電型の第1の半導体領域と高級 度の第2導電型の第2の半導体領域とが順に形成 され、少なくとも低機度の第2導電型の第1の半 導体領域が完全に前記ゲート電極膜下に有する半 導体装置。

(2) 第1 導電型の半導体層上に所定の厚みの第 1 の披膜を形成する工程と、

前記第1の被膜の所定の領域を選択的に除去する工程と、

前記第1の披膜を選択的に除去することにより 露出した前記半導体層を等方性エッチングするこ とにより、前記第1の披膜の端部がオーバーハン グするよう側面にテーパのついた溝を形成するエ

この溝の表面にゲート絶縁膜を形成する工程と、 このゲート絶縁膜上および前記第1の被膜上に 導電膜を平坦に形成する工程と、

この導電膜をエッチバックして前記ゲート絶縁 膜上に所定の厚みの前記導電膜を残すとともに他 の領域の前記導電膜を除去することにより、テー

パのついた薄い張り出し電価を有する逆丁字型の ゲート電価を形成する工程と、

前記第1の被膜を除去し、前記ゲート電極の膜 厚の厚い部分をマスクに用いて、第2導電型の不 純物を前記ゲート電極の幅部を透過させてイオン 注入することにより、ソースおよびドレインの一 部となる低濃度の第2導電型の第1の半導体領域 を形成する工程と、

前記ゲート電極の側壁に第2の被膜を形成する 工程と、

この第2の被膜および前記ゲート電極をマスク に用いて、第2導電型の不純物をイオン注入する ことにより、ソースおよびドレインとなる高濃度 の第2導電型の第2の半導体領域を形成する工程 とを含む半導体装置の製造方法。

(3) 第1導電型の半導体層と、この第1導電型 の半導体層に形成されたソースおよびドレインと、 前配第1導電型の半導体層上に形成されたゲート 絶縁膜と、このゲート絶縁膜上に形成されたゲー ト電極膜とを有する電界効果型トランジスタから

3

この溝の表面にゲート絶縁膜を形成する工程と、 このゲート絶縁膜上および前記第1の被膜上に 導電膜を平坦に形成する工程と、

この導電膜をエッチバックして前記ゲート絶縁 膜上に所定の厚みの前記導電膜を残すとともに他 の領域の前記導電膜を除去することにより、テー パのついた薄い張り出し電極を有する逆丁字型の ゲート電極を形成する工程と、

前記第1の被膜を除去し、前記ゲート電極の膜 厚の厚い部分をマスクに用いて、第2導電型の不 純物を前記ゲート電極の端部を透過させてイオン 注入することにより、ソースおよびドレインとな る高濃度の第2導電型の第3の半導体領域を形成 する工程とを含む半導体装置の製造方法。

(5) 第1導電型の半導体層と、この第1導電型の半導体層に形成されたソースおよびドレインと、前配第1導電型の半導体層上に形成されたゲート 絶縁膜と、このゲート絶縁膜上に形成されたゲート電極膜とを有する電界効果型トランジスタからなる半導体装置であって、 なる半導体装置であって、

前記第1導電型の半導体層に形成されて側面に テーパのついた溝と、この溝の表面にゲート絶縁 膝を形成し、このゲート絶縁膜上に逆丁字型のゲ ート電極度が前記ゲート電極から離れるに従っ で薄くなるようテーパのついた前記逆丁字型のゲ ート電極度下の前記逆丁字型に張り出した薄い ゲート電極膜下の前記逆丁字型に張り出した薄い ゲート電極膜下の前記第1導電型の半導体層中に ソースおよびドレインとなる高濃度の第2導電型 の半導体領域を有する半導体装置。

(4) 第1 導電型の半導体層上に所定の厚みの第 1 の被膜を形成する工程と、

前記第1の被膜の所定の領域を選択的に除去する工程と、

前記第1の被膜を選択的に除去することにより 露出した前記半導体層を等方性エッチングするこ とにより、前記第1の被膜の端部がオーバーハン グするよう側面にテーパのついた液を形成する工 程と、

テーパのついた清と、この溝の表面に形成されて 側面にテーパのついた溝と、この溝の表面にゲー ト絶縁膜を形成し、このゲート絶縁膜上に逆丁字 型のゲート電極を形成して、逆丁字型に張り出し た薄いゲート電極膜が前記ゲート電極から離れる に従って薄くなるようテーパのついた前記逆丁字

前記第1導電型の半導体層に形成されて側面に

型のゲート電極と、この逆下字型に張り出した溶いゲート電極下にオーバーラップするように形成したソースおよびドレインの一部となる低濃度の第2 導電型の第4の半導体領域と、この第4の半導体領域の内側に形成したソースおよびドレインとなる高濃度の第2 導電型の第5の半導体領域と

(6) 第1 導電型の半導体圏上に所定の厚みの第 1 の被膜を形成する工程と、

を備えた半導体装置。

前記第1の被膜の所定の領域を選択的に除去する工程と、

前記第1の被膜を選択的に除去することにより 露出した前記半導体層を等方性エッチングするこ とにより、前記第1の被製の端部がオーバーハン がよう側面にテーパのついた滑を形成する工程と、 この滑の表面にゲート絶縁膜を形成する工程と、 このゲート絶縁膜上および前記第1の被膜上に : 導電膜を平坦に形成する工程と、

この導電膜をエッチバックして前配ゲート絶縁 膜上に所定の厚みの前記導電膜を残すとともに他 の領域の前記導電膜を除去することにより、テー パのついた薄い張り出し電極を有する逆下字型の , ゲート電極を形成する工程と、

前記第1の披膜を除去し、前記ゲート電極の膜 厚の厚い部分をマスクに用いて、第2導電型の第 1の不純物を前記逆丁字型のゲート電極の端部を 透過させてイオン注入することにより、ソースお よびドレインの一部となる低濃度の第2導電型の 第4の半導体領域を形成する工程と、

前記ゲート電極の膜厚の厚い部分をマスクに用いて、前記第2導電型の第1の不純物より拡散速度の小さい第2導電型の第2の不純物をイオン注入することにより、ソースおよびトレインとなる

,

度の第2導電型の第2の半導体領域とが順に形成され、少なくとも低濃度の第2導電型の第1の半導体領域が完全に前配ゲート電極膜下に有する第1トランジスタを備えるとともに、前配半導体層に形成されて側面にデーバのついた第2の溝と、での第2の溝の表面に形成したゲート絶縁膜と、このがイート絶縁膜上に形成した四角形のゲート絶縁膜上に形成した四角形のゲートの凹角形のゲート電低にオーバーラッ第3の半導体領域と、この第3の半導体領域の外側に形成した第2導電型の第4の半導体領域とからなる第2トランジスタを備えた半導体装置。

(8) 第1導電型の半導体層上に所定の厚みの第 1の被膜を形成する工程と、

前記第1の披腹の第1トランジスタ形成領域および第2トランジスタ形成領域を選択的に除去する工程と、

前記第1の被膜を選択的に除去することにより 露出した前記半導体層を等方性エッチングするこ とにより、前記第1の被膜の端部がオーバーハン 第2 導電型の第5 の半導体領域を前記第4 の半導体領域の内側に形成する工程とを含む半導体装置の製造方法。

(7) 第1導電型の半導体層と、この第1導電型の半導体層に形成されたソースおよびドレインと、前配第1導電型の半導体層上に形成されたゲート ・電極とを有する電界効果型トランジスタからな く半導体装置であって、

前記第1導電型の半導体層に形成されて側面にテーパのついた溝と、この溝の表面にゲート絶縁膜上に逆丁型のゲート電極を形成して、逆丁字型に張り出れるに渡いゲート電極とが前記ゲート電極から離れるに従って溝くなるようテーパのついた前記逆丁字型のゲート電極を有し、前記逆丁字型の過少出るな薄いゲート電極を有し、前記逆丁字型の半導なびドレインの一部となる違文の第2導電型の第1の半導体領域および高違文の第2導電型の第1の半導体領域および高違

グよう側面にテーパのついた第 | および第 2 の牌 を形成する工程と、

この第1 および第2の溝の表面にゲート絶縁膜を形成する工程と、

このゲート絶縁膜上および前記第1の被膜上に 導電膜を平坦に形成する工程と、

この導電膜をエッチバックして前記ゲート絶縁 膜上に所定の厚みの前記導電膜を残すとともに他 の領域の前記導電膜を除去することにより、テー パのついた薄い張り出し電極を育する逆丁字型の 第1および第2のゲート電極を形成する工程と、

この第1および第2のゲート電極上に、著しく エッチング速度の遅い第1のシリコン熱酸化膜を 形成する工程と、

前記第1の被膜を除去し、前記第1および第2 のゲート電極の膜厚の厚い部分をマスクに用いて、 第2 導電型の不純物を前記第1および第2のゲー ト電極の蟾部を透過させてイオン注入することに より、ソースおよびドレインの一部となる低濃度 の第2 導電型の第1および第3の半導体領域を形 成する工程と、

前配第1のゲート電極を形成した第1トランジ スタ形成領域に、第2の技験を形成する工程と、

前記第2トランジスタ形成領域の前記第2のゲート電極の膜厚の厚い部分の側壁に第3の被膜を形成する工程と.

前記第2トランジスタ形成領域の前記第3の半 導体領域上に、第2のシリコン熱酸化膜を形成す る工程と、

前記第3の被膜を除去した後、前記第1および 第2のシリコン熱酸化膜をマスクに用いて前記第 2トランジスタ形成領域の前記第2のゲート電極 の張り出し部分を除去することにより、四角形の 第3のゲート電極を形成する工程と、

前記第2のシリコン熱酸化膜および前記第2の 被膜を除去した後、前記第1トランジスタ形成領域の前記第1のゲート電極および前記第2トラン ジスタ形成領域の前記第3のゲート電極の側壁に 第4の被膜を形成する工程と、

前記第1のゲート電極と前記第3のゲート電極

1 )

方法としてGOLD(Gate-Drain Over lapped LDD)

(井沢 他、1987年インターナショナル エレクトロン デバイス ミーティング テクニカルダイジェスト オブ ペーパーズ 38頁-41頁

(IZAWA etal, International Electron Device Meeting Technical Digest of Papers pp. 38-41.
1987) の提案がある。

このGOLDの構造とその製造方法を第5図に基づいて説明する。

第5図(a)~(d)はGOLDの電界効果型トランジスタの主要部の製造方法を示す工程順断面図である。

第5図(a)に示すように、p型のシリコン基板
100上にゲート酸化膜1、下層の薄い多結品シリコン膜2、上層の厚い多結品シリコン膜3、シリコン酸化膜4が順次形成される。そして、ゲート形成予定部のシリコン酸化膜4上に、レジストパターン5がホトリソグラフィエ程により形成される。 寒い多結品シリコン膜2と厚い多結品シリコン3膜との界面には、膜厚約0.5~1.0ナノメータの自然酸化膜(図示せず)が形成されている。

と前記第4の被膜とをマスクに用いて、第2導配型の不純物をイオン注入することにより、ソースおよびドレインとなる高濃度の第2導配型の第2 および第4の半導体領域を形成する工程とを含む 半導体装置の製造方法。

#### 3. 発明の詳細な説明

この発明は特に集積回路用の電界効果トランジスタにより構成される半導体装置およびその製造方法に関するものである。

#### (従来の技術)

近年、電界効果型トランジスタにより構成された集積回路は、構成素子の微細化が大きく進展し、その最小加工寸法は1ミクロン以下いわゆるサブミクロン領域に達している。しかし、この微細化を妨げる契因の一つとしてホットキャリア効果等の借頼性に関する問題があり、構成素子の構造や製造方法について、多くの改良がなされてきた。その中でもドレイン付近の電界強度を下げ、結果的に電源電圧を大きくとれるデバイス構造の製造

1 2

次に第5図(b)に示すように、レジストパターン 5 をマスクに用いてシリコン酸化膜 4 をエッチン ゲすることにより、シリコン酸化膜パターン 4 A が形成された後、さらにこのシリコン酸化膜パタ - ン 4 A をマスクに用い、酸化膜に対して選択性 の高いドライエッチングにより厚い多結晶シリコ ン膜3をエッチングする。この時、薄い多結晶シ リコン膜2の表面に形成された自然酸化膜が、エ ッチングストッパの働きをし、厚い多結晶シリコ ン膜3が等方的にエッチングされ、多結晶シリコ ン膜パターン3Aが形成される。その後、シリコ ン酸化膜パターン4A、多結晶シリコン膜パター ン3Aをマスクに用いて、リンをイオン住入する ことにより、p型のシリコン基板100中にソー スおよびドレインとなるn型の低濃度の半導体領 城 6 A. 6 B が形成される。

次に第5図(c)に示すように、シリコン酸化膜パターン4Aおよび多結晶シリコン膜パターン3Aの側面に酸化膜7A、7Bが形成される。そして、この酸化膜7A、7Bをマスクに用いて、第5図

(b)に示す薄い多結品シリコン膜2をエッチングすることにより実質的にゲート電極となる多結品シリコン膜パターン2Aが形成される。

そして最後に、第5図(d)に示すように、酸化版 7A. 7Bおよびシリコン酸化膜パターン4Aを マスクに用い、高濃度のヒ素がイオン注入される ことにより、p型のシリコン基板100中にソー スおよびドレインの一部となるn型の半導体領域 8A. 8Bが形成される。

このような工程で製造されたGOLD構造の電界効果型トランジスタは、ゲート電極となる多結品シリコン膜パターン2Aに対して、ソースおよびドレインとなるn型の半導体領域6A、6Bが充分にオーバーラップ(0.2ミクロン以上)しており、このオーバーラップにより次のような特徴を有する。

(1) ドレイン付近に印加される電界が通常の製造方法により形成された電界効果型トランジスタ (単一ドレイン)と比べ小さいため、ホットキャリアの発生が抑制され、信頼性が高い。

1 5

じることにより、シリコン酸化膜パターン4Aがオーバーハングになるため、多結晶シリコン膜パターン3Aの側面に残健させた酸化膜7A.7Bのカバレッジ形状が悪くなり、さらにこの酸化膜リコン膜パターン2Aを形成するためのマスクとして用いるため、ゲート電極の幅にバラツキが生じやすい。

(3) シリコン基板100上にゲート電極となる 多結晶シリコン膜パターン2A、3Aが形成され、 さらにこの多結晶シリコン膜パターン3A上に、 シリコン酸化膜パターン4Aが形成されるため、 シリコン基板100の表面の凹凸が大きくなり2 層目の配線の平坦性に問題が生じる。

この発明の目的は上記問題点に鑑み、ゲート電 低となる導電膜の細りをなくすことにより電気抵 抗を小さくし、かつホットキャリア等を抑制する ことのできる半導体装置およびその製造方法を提 供することである。

(課題を解決するための手段)

請求項(1)記載の半導体装置は、第1導電型の半

(2) オーパーラップの一部分すなわち半導体領 域 8 A、 8 Bが高濃度であり、通常のLDD (Ligh tly Doped Drain)構造の電界効果型トランジスタ と比較して、抵抗が小さいため駆動力が優れている。

(発明が解決しようとする課題)

しかしながら、このようなGOLD構造を有する従来の電界効果型トランジスタは、次のような問題点があった。

(1) 第5図(b)に示す工程において、多結晶シリコン膜3をエッチングするときに、下層の多結晶シリコン膜2の表面に形成されている極めておい自然酸化膜をエッチングストッパとして用いるため、酸化膜に対して大きな(数百倍)選択比をもつ特殊なエッチャントが必要となる。しかし、現代では、酸化膜等に数百倍の大きな選択比のあるエッチングは等方性になりやすく、多結晶シリコン膜パターン3Aに細りが生じる。その結果、ゲート電極の電気抵抗が大きくなる。

(2) 多結品シリコン膜パターン3Aに細りが生

16

導体層に形成されて側面にテーパのついた溝と、この溝の表面にゲート絶縁膜を形成し、さらにでサート絶縁膜を形成し、さらにでサート絶縁膜上に逆丁字型のゲート電極を開上に逆丁字型のサートを観点を開発した。 逆丁字型のゲートを観察を表し、 連邦型の半導体層中に、 ゲート電極なり、 でのの第2 導電型の第4 よびの半導体の第2 導電型の第2 の半導体のの第2 導電型の第2 の半導体のの半導体のである。

請求項(2)記載の半導体装置の製造方法は、次の とおりである。

第1 導電型の半導体層上に所定の厚みの第1の 被膜を形成する。第1 の被膜の所定の領域を選択 的に除去する。第1 の被膜を選択的に除去するこ とにより貫出した半導体層を等方性エッチングす

ることにより、第1の抜膜の蟷部がオーバーハン グするよう側面にテーパのついた溝を形成する。 この漢の表面にゲート絶縁膜を形成する。このゲ ート絶縁膜上および第1の被膜上に導電膜を平坦 に形成する。この導電膜をエッチバックしてゲー ト絶縁膜上に所定の厚みの導電膜を残すとともに 他の領域の導電膜を除去することにより、テーパ のついた薄い張り出し電極を育する逆丁字型のゲ ート電極を形成する。第1の被膜を除去し、ゲー ト電極の膜厚の厚い部分をマスクに用いて、第2 導電型の不純物をゲート電極の蟷部を透過させて イオン注入することにより、ソースおよびドレイ ンの一部となる低濃度の第2導電型の第1の半導 体領域を形成する。ゲート電極の側壁に第2の被 膜を形成する。この第2の披膜およびゲート電極 をマスクに用いて、第2導電型の不純物をイオン 注入することにより、ソースおよびドレインとな る高濃度の第2導電型の第2の半導体領域を形成 する。

請求項(3)記載の半導体装置は、第1導電型の半

1 9

ト絶縁膜上に所定の厚みの導電膜を残すとともに他の領域の導電膜を除去することにより、テーパのついた薄い張り出し電極を有する逆丁字型のゲート電極を形成する。第1の被膜を除去し、ゲート電極の膜厚の厚い部分をマスクに用いて、第2 導電型の不純物をゲート電極の端部を透過させてイオン注入することにより、ソースおよびドレインとなる高濃度の第2導電型の第3の半導体領域を形成する。

請求項(5)記載の半導体装置は、第1等電型の半 導体層に形成されて側面にテーパのついた 構と、この溝の表面に形成されて側面にテーパのついた 構と、この溝の表面にゲート絶縁膜を形成し、さ らにこのゲート絶縁膜上に逆丁字型のゲート電極 を形成して、逆丁字型に張り出した薄いゲート電極 うテーパのついた逆丁字型のゲート電極と、この 逆丁字型に張り出した薄いゲート電極と、この 逆丁字型に張り出した薄いゲート電極下にオーパ ーラップするように形成したソースおよびドレイ ンの一部となる低濃度の第2導電型の第4の半導 導体層に形成されて側面にテーパのついた液と、この液の表面にゲート絶縁膜を形成し、さらにこきゲート絶縁膜上に逆丁字型のゲート電極限がゲート電極の変に張り出した薄いゲート電極を形成がゲート電極から離れるに従って薄くなるようテーパのついた逆丁字型のゲート電極度下の第1 導電型の半導体層中にソースおよびドレインとなる高濃度の第2 導電型の半導体領域を有するものである。 請求項(4)記載の半導体装置の製造方法は、次のとおりである。

第1導電型の半導体層上に所定の厚みの第1の 被膜を形成する。第1の被膜の所定の領域を選択 的に除去する。第1の被膜を選択的に除去するこ とにより舞出した半導体層を等方性エッチングす ることにより、第1の被膜の端部がオーバーハン グするよう側面にテーパのついた溝を形成する。 この溝の表面にゲート絶縁膜を形成する。このゲ ート絶縁膜上および第1の被膜上に導電膜を平坦 に形成する。この導電膜をエッチバックしてゲー

2 0

体領域と、この第4の半導体領域の内側に形成したソースおよびドレインとなる高濃度の第2導電 型の第5の半導体領域とを備えたものである。

請求項(6)記載の半導体装置の製造方法は、次の とおりである。

を透過させてイオン注入することにより、ソース およびドレインの一部となる低濃度の第2 導電型 の第4 の半導体領域を形成する。ゲート電極の膜 厚の厚い部分をマスクに用いて、第2 導電型の第 1 の不純物より拡散速度の小さい第2 導電型の第 2 の不純物をイオン注入することにより、ソース およびトレインとなる第2 導電型の第5 の半導体 領域を第4 の半導体領域の内側に形成する。

2 3

を形成する。この第1および第2の溝の表面にゲ ート絶縁膜を形成する。このゲート絶縁膜上およ び第1の被膜上に導電膜を平坦に形成する。この 導電膜をエッチバックしてゲート絶縁膜上に所定 の厚みの導電膜を残すとともに他の領域の導電膜 を除去することにより、テーパのついた薄い張り 出し電極を有する逆丁字型の第1および第2のゲ - ト電極を形成する。この第1および第2のゲー ト電極上に、著しくエッチング速度の遅い第1の シリコン熱酸化膜を形成する。第1の被膜を除去 し、第1および第2のゲート電極の膜厚の厚い部 分をマスクに用いて、第2導電型の不純物を第1 および第2のゲート電極の端部を透過させてイオ ン注入することにより、ソースおよびドレインの 一部となる低濃度の第2導電型の第1および第3 の半導体領域を形成する。第1のゲート電極を形 成した第1トランジスタ形成領域に、第2の被膜 を形成する。第2トランジスタ形成領域の第2の ゲート電極の膜厚の厚い部分の側壁に第3の被膜 を形成する。第2トランジスタ形成領域の第3の 順に形成され、少なくとも低濃度の第2導電型の第1の半導体領域が完全にゲート電極膜下に有する第1トランジスタを備えるとともに、半導体層に形成されて側面にテーパのついた第2の溝と、この第2の溝の表面に形成したゲート絶縁膜上に形成した四角形のゲート絶縁膜上に形成した四角形のゲートを観点にオーバーラップの半導体領域と、この第3の半導体領域とからなる第2トランジスタを備えたものである。

請求項(8)配載の半導体装置の製造方法は、次の とおりである。

第1導電型の半導体層上に所定の厚みの第1の 被膜を形成する。第1の被膜の第1トランジスタ 形成領域および第2トランジスタ形成領域を選択 的に除去する。第1の被膜を選択的に除去するこ とにより舞出した半導体層を等方性エッチングす ることにより、第1の被膜の端部がオーバーハン グよう側面にテーパのついた第1および第2の海

2 4

半導体領域上に、第2のシリコン熱酸化族を形成 2のシリコン熱酸化族を除生した後、第1および第2のシリコン熱酸化族を除去した後、第1およりに用いて第2とは第2のが14を除去する。第2のの第3のゲートの第3のがおけった。第2の後に第2の後に第2の後にはアウトの第2を除去した後により、第2にはアウトートでは、第2の第1のがより、では、15ででは、1

## (作用)

この発明の構成によれば、次のような作用を得ることができる。

(i) | 回の導電駅の堆積で逆T字型のゲート電 極を形成することができるため、従来のような膜 厚制御の必要な薄い自然酸化膿を形成する工程と、 その自然酸化膜をエッチングストッパとして用いるために、極めて高度の制御性を必要とするエッチングの工程を必要としない。

(2) 第1の被膜の所定の領域をエッチングし、さらに露出した第1導電型の半導体層の表面を当方性エッチングでエッチングして側面にテーパのついた溝を形成し、この溝上にゲート酸化膜および逆丁字型のゲート電極を形成する。そなわち逆丁字型のゲート電極の膜厚の厚い部分は、第1の被膜をエッチングした領域に形成するため、ゲート電極にバターンの細りを生じることなく、電気抵抗の小さいゲート電極を得ることができる。

(3) 第1 導電型の半導体層をエッチングして形成した溝に、ゲート電極を形成することにより、ゲート電極の位置が他の領域より低い位置となり半導体層の表面の凹凸が小さくなるため、2 層目の配線に対する段差が小さくなり平坦化を図ることができる。

(4) 逆丁字型のゲート電極の端部すなわち張り出した部分はテーパがついているので、この逆丁

2 7

となるP型のシリコン基板 1 0 0 上に、第1の被 膜となる高濃度のリンを含有する膜厚約 2 5 0 (nm)の酸化膜(以下「PSG膜 9」という。) を形成し、このPSG膜 9上に、膜厚約50 (nm) のSi, N、膜 1 0 を形成する。

この導電膜 1 2 として、多結晶シリコン膜を用いた。

字製のゲート電極の端部を透過させてイオン往入 を行ったとき、ゲート電極の端下ではゲート電極 の先端になるにしたがって、不純物濃度が高くな る濃度のプロファイルが生じることにより電界の 緩和がはかられ、ホットキャリアの発生が抑制さ れる。

さらに請求項(7)および(8)の構成によれば、同一 半導体層上に形成した、第1のゲート 紅極の蟷螂 にソースおよびドレインとなる第1の半導体領域 がオーバーラップした第1トランジスタと、第2 のゲート電極にソースおよびトレインとなる第3 の半導体領域がオーバーラップしていない第2トランジスタとを混用することができる。第1トランジスタは、ホットキャリアの発生を抑制することができ、また第2トランジスタはゲート容量の 増加を抑制することができる。

#### (実施例)

第1図(a)~(e)は、この発明の第1の実施例の半 導体装置の製造方法を示す工程順断面図である。 第1図(a)に示すように、第1導電型の半導体圏

2 8

次に第1図にに示すように、導電膜12をエッチバックすることにより、Si,N。膜10上の導電膜12を除去し、かつゲート酸化膜11上に膜厚約350(nm)程度の導電膜12を残すことにより、逆下字型のゲート電極12Aを形成する。そして、このゲート電極12Aの表面を熱酸化することにより、膜厚約50~100(nm)程度のシリコン熱酸化膜13を形成する。

このシリコン熱酸化膜13は、多結晶シリコン 膜からなる導電膜12およびPSG膜9に比較し て、著しくエッチング速度が遅いものである。

15A. 15Bを形成する。

なおりンをイオン社人する前に、シリコン熱酸化験13およびゲート電価12Aの製厚の厚い部分の側壁に、シリコン酸化膜(図示せず)をゲート電極12Aの膜厚の薄い部分の増部より内側に形成することにより、ゲート電極12Aと第1の半導体領域15A,15Bとのオーバーラップ量を制御しても良い。またPSG膜9を除去するとを、例えばH。OとHFとの混合エッチング液を用いるとPSG膜9に比ベシリコン熱酸化膜13のエッチング速度を小さくすることができる。したがって、シリコン熱酸化膜13はほとんど除去されず、PSG膜9のみを除去することができる。

次に第1図(e)に示すように、ゲート電極12Aの膜厚の厚い部分の側壁にスペーサとしてシリコン酸化膜16A.16Bを形成する。そして、シリコン熱酸化膜13、シリコン酸化膜16A.16Bおよびゲート電極12Aをマスクに用いて、ヒ素をイオン注入することにより、第2の半導体領域となる高濃度のn裂の半導体領域17Aおよび

3 1

第2図(a)~(c)に示す工程は、第1図(a)~(c)に示す工程と同様であるため、説明を省略する。

第2図(d)に示すように、第2図(c)に示すSinN。 膜10およびPSG膜9を除去した後、ゲート電 極12Aおよびシリコン蒸板100の表面に膜厚 約20(nm)程度のシリコン熱酸化膜14を形成する。その後、シリコン熱酸化膜13およびゲート電極12Aの膜厚の厚い部分をマスクに用いて、ヒ素をゲート電極12Aの端部すなわち張り出した部分を透過させてイオン注入することにより、第3の半導体領域となる高濃度のn型の半導体領域18A,18Bを形成する。

このように形成した電界効果型トランジスタは、 ヒ素をゲート電極12Aの端部を透過させてイオ ン注入するため、ゲート電極12Aの端部の直下 付近の不純物濃度は、深さ方向およびチャネル方 向に緩い傾斜を持つ分布になる。これによりチャ ネル方向の電界は緩和され、高耐圧なトランジス タを得ることができる。またゲート電極12Aの 膜厚の厚い部分にパターンの細りがなく、電気抵 17Bを形成する。

このように形成した電界効果型トランジスタは、 ソースおよびドレインの一部となる低濃度の半導 体領域 1 5 A. 1 5 B がゲート電振 1 2 A にオー バーラップしている。またゲート電極12Aの蟷 下に形成した半導体領域15A,15Bの不純物 農度は、深さ方向およびチャネル方向に扱い傾斜 を持つ分布になるので、チャネル方向の電界が級 和された高耐圧なトランジスタが得られる。また ゲート電極12人の膜厚の厚い部分にパターンの 細りがなく、電気抵抗の小さいゲート電極が得ら れる。さらにシリコン基板100をエッチングし た渡200に、ゲート酸化膜11およびゲート電 極12Aを形成することにより、ゲート電極12 Aがシリコン基板100の他の領域に比べ低い位 位にあるため、2層目の配線に対する段差を小さ くすることができ、表面を平坦化することができ

第2図(a)~(d)は、この発明の第2の実施例の半 導体装置の製造方法を示す工程順断面図である。

3 2

抗の小さいゲート電極が得られる。さらにシリコン基板 1 0 0 をエッチングした溝 2 0 0 に、ゲート酸化験 1 1 およびゲート電極 1 2 A を形成することにより、ゲート電極 1 2 A がシリコン基板 1 0 0 の他の領域に比べ低い位置にあるため、 2 層目の配線に対する段差を小さくすることができ、 表面を平坦化することができる。

第3図(a)~(e)は、この発明の第3の実施例の半 導体装置の製造方法を示す工程順断面図である。

第3図(a)~(c)に示す工程は、第1図(a)~(c)に示す工程と同様であるため、説明を省略する。

第3図はに示すように、第3図はに示すSinNに 限10およびPSG膜9を除去した後、ゲート電 低12Aおよびシリコン基板100の姿面に、膜 厚約20(nm)程度のシリコン熱酸化膜14を 形成する。その後、シリコン熱酸化膜13および ゲート電低12Aの膜厚の厚い部分をマスクに用 い、ゲート電低12Aの螺節すなわち張り出した 部分を透過させて、シリコン蒸板100中にリン をイオン注入することにより、第4の半導体領域 となる低濃度の n 型の半導体領域 1 9 A. 19 B を形成する。

次に第3図(e)に示すように、シリコン熱酸化腺13および多結晶シリコン膜12Aの膜厚の厚い部分をマスクに用い、リンよりも拡散速度の遅いヒ素を多結晶シリコン膜12Aの端部を透過させて、シリコン基板100中にイオン注入することにより、第5の半導体領域となる高濃度のn型の半導体領域20A.20Bを形成する。

このように形成した電界効果型トランジスタのソースおよびドレインとなる半導体領域19A,19Bおよび半導体領域20A,20Bと、ゲート電極12Aとがオーバーラップしている。またゲート電極12Aの端部の直下付近の不純物濃度は、探さ方向およびチャネル方向に緩い傾斜を持つ分布になる。これによりチャネル方向の電界は設和され、高耐圧なトランジスタを得ることがでした溝200に、ゲート酸化膜11およびゲート電極12Aを形成することにより、ゲート電極12

3 5

工程により、第1および第2トランジスタ形成領域 X、 Yのゲート電極となる各領域のSi。N、 膜1 0 およびPSG 膜9をエッチングして除等方性エッチングでエッチングすることにより、ごの第200を形成する。ではアングでエッチングでなける。ではではではではではではではではではではではではではではでいる。そしており、と同程度にオーバーハングして、原厚約10 ではのが、と同程度にオーバーハングして、原厚約10 で20 (nm)程度のゲート酸化原11を形成し、のゲート酸化膜11とを平地に形成する。

次に第4図(c)に示すように、第1および第2トランジスタ形成領域 X. Yの導電膜 I2をエッチバックすることにより、Si, N。膜 I0上の導電膜 I2を除去し、かつゲート酸化膜 I1上に膜厚約350 (nm)程度の導電膜 I2を残すことにより、第1および第2のゲート電極となる逆丁

Aがシリコン落板100の他の領域に比べ低い位 個にあるため、2番目の配線に対する段差を小さ くすることができ、表面を平坦化することができ

第4図(a)~(8)は、この発明の第4の実施例の半 導体装置の製造方法を示す工程順断面図である。

第4図(a)に示すように、ソースおよびドレインとゲート電極とがオーバーラップしたLDD構造のトランジスタを形成する領域(以下「抑1トランジスタ形成領域 X」という。)と、ソースおよびドレインとゲート電極とがオーバーラップしないLDD構造のトランジスタを形成する領域 Y」という。)とを分離するために、シリコン基板100を形成した後、シリコン基板100上およびLOCOS暦21上に、第1の被膜となる膜厚約250(nm)を C膜のPS G膜9 を形成し、このPS G膜9上に、膜約50(nm)のSi, Ni膜10を形成する。

次に第4図(b)に示すように、ホトリソグラフィ

3 6

字型のゲート電極 1 2 A. 1 2 A' を形成する。 そして、このゲート電極 1 2 A. 1 2 A' の表面 を熱酸化することにより、膜厚約 1 5 0 (n m) 程度の第 1 のシリコン熱酸化膜 1 3' を形成する。 このシリコン熱酸化膜 1 3' は、著しくエッチン グ速度の遅いものである。

そして、Si,N、膜10およびPSG膜3を除去した後、ゲート電極12A、12A、およびシリコン基板100の表面に、膜厚約20(nm)程度のシリコン熱酸化膜22を形成する。その後、シリコン熱酸化族13、およびゲート電極12A、12A、の膜厚の厚い部分をマスクに用いて、リンをゲート電極12A、12A、の増部すなわち扱り出した部分を透過させて、イオン住入することにより、第1および第3の半導体領域となる低濃度のn型の半導体領域23、23、を形成する。

次に第4図(d)に示すように、全面に膜厚約30 ~50 (nm) 程度のSi, N, 膜24を形成し、 このSi, N, 膜24上に、PSG膜25を形成 する。そして、ホトリソグラフィエ程により、第 1トランジスタ形成領域 X に、第2の被駁となるP S G 膜 2 5 を残価させるとともに、第2トランジスタ形成領域 Y のゲート電極 1 2 A 1 の側数に、シリコン熱酸化膜 22 および S i i N i 膜 2 4 を介して、第3の被膜となる P S G 膜 2 5 1 を設置させる。但し、第2トランジスタ形成領域 Y に残配させた P S G 膜 2 5 1 は、ゲート電極 1 2 A の場がすなわち張り出した部分の先端より内側に形成する。この第2トランジスタ形成領域 Y に残価させる P S G 膜 2 5 の 膜厚は、全面に形成する P S G 膜 2 5 の 膜厚により 制御することができる。

次に第4図(e)に示すように、第2トランジスタ 形成領域Yの表面に露出しているSi, N。膜24 を除去し、さらにこのSi, N。膜24を除去し た領域のシリコン基板 100の表面を熱酸化する ことにより、膜厚約50(nm)程度の第2のシ リコン熱酸化膜26を形成する。

次に第4図(f)に示すように、PSG膜25.25 およびSi,N,膜24を順に除去した後、第1 トランジスタ形成領域Xのみに、膜厚約100

3 9

このように同一シリコン基板100上に形成したゲート電極12Aにソースおよびドレインの一部となる半導体領域23がオーバーラップしたしDD構造のトランジスタ(以下「第1トランジスタ」という。)と、ゲート電極12Bにソースおよびドレインとなる半導体領域23、32がオーバーラップしていないLDD構造のトランジスタ(以下「第2トランジスタ」という。)とは、混用することができる。

第1トランジスタは、ゲート電極12Aの端部 と 下の不純物濃度がなだらかに分布していること によりホットキャリアの発生が抑制されるため、 信頼性が高く、高耐圧化および高電流化を図ることができるが、その反面、その構造上、ゲートを 量が増加する。そこでホットキャリアの発生による 労化が顕著であるところでは、この第1トラン ジスタを用い、またホットキャリアの発生によン ソスタを用い、またホットキャリアの発生による 労化よりもゲート容量の増加が問題になる ところ では、第2トランジスタを用いることにより、 総 体的に、高集積で高速かつ高信頼性の しSIを 実

(nm)程度のPSC膜27を形成する。そして、シリコン酸化膜13'.26およびPSG膜27をマスクに用いて、トランジスタ形成領域Yのゲート電極12A'の端部すなわち張り出した部分をドライエッチングにより除去することにより、第3のゲート電極となる四角形のゲート電極12Bを形成する。

次に類4図(8)に示すように、PSG膜27およびシリコン熱酸化膜26,22を除去した後、ゲート電極12Aおよびゲート電極12Bの側壁にスペーサとして、第4の被膜となるシリコン酸化膜28,29を形成し、さらに露出しているシリコン 基板100の表面に、膜厚約20(nm)程度のシリコン熱酸化膜30を形成する。そして、シリコン熱酸化膜13,24および多結晶シリコン膜12Bをマスクに用いて、ヒ素をシリコン基板100中にイオン注入することにより、第2の半導体領域となる高濃度のn型の半導体領域31,32を形成する。

4 0

現することができる。

またゲート電極12A.12Bの膜厚の厚い部分にはパターンの細りがなく、電気抵抗の小さくすることができる。さらにシリコシ銭板100をエッチングした溝200に、ゲート酸化膜11およびゲート電極12A.12Bを形成することにより、ゲート電極12A.12Bがシリコン基板100の他の領域に比べ低い位置にあるため、2層目の配線に対する段差を小さくすることができ、表面を平坦化することができる。

なお第1、第2、第3の実施例において、シリコン熱酸化膜13は必ずしも形成しなくても良い。また第2の実施例において、第2図(c)に示す SiaN、膜10およびPSG膜9を除去した後、ゲート電極12Aの側壁に、シリコン酸化膜等を形成し、このシリコン酸化膜の膜厚を制御することにより、その後に形成するソースおよびドレインとなる高濃度の第2導電型の第3の半導体領域と、ゲート電極12Aとのオーバーラップ量を制御し

ても良い。

(発明の効果)

この発明の半導体装置およびその製造方法によ れば、半導体層上に形成した第1の技験を所定の 領域をエッチングし、さらにこのエッチングによ り露出した半導体層を等方性エッチングでエッチ ングすることにより形成した満上に、ゲート酸化 膜を介して逆丁字型のゲート電極を形成すること により、従来のようなゲート電極のパターンの細 りをなくすことができる。したがって、電気抵抗 の小さなゲート電極を得ることができる。また半 導体層に形成した溝上に、逆丁字型のゲート電極 を形成することによりゲート電極の位置を他の領 域より低い位置となり、半導体層の表面の凹凸が 小さくなる。したがって、2層目の配線に対する 段遊が小さくし、平坦化を行うことができる。ま た逆丁字型のゲート電極の端下の不純物濃度は、 綴やかに領斜する分布を有するため、ホットキャ リアを抑制でき、ドレイン付近の電界を級和する ことのできる高耐圧のトランジスタを得ることが できる。さらに請求項(7)または(8)配戦の半導体装

4 3


100…シリコン基板(半導体層)、200… 溝、8…第1の被膜、11…ゲート酸化膜、12 …導電膜、12A,12A',12B…ゲート電 極、15A,15B,23…第1の半導体領域、 16A,16B…第2の被膜、17A,17B, 32…第2の半導体領域、18A,18B,23 …第3の半導体領域、19A,19B…第4の半 導体領域、20A,20B…第5の半導体領域、 13'…第1のシリコン熱酸化膜、26…第2の シリコン熱酸化膜、25…第2の被膜、25'… 第3の被膜、X…第1トランジスタ形成領域、Y …第2トランジスタ形成領域、28,29…第4 の被肥

特許出願人 松下電器産業株式会社 大宮分 代 理 人 弁理士 宮井 啖夫 之井理 EPS英士 置およびその製造方法によれば、ホットキャリア の発生を抑制できる第1トランジスタと、ゲート 容量の増加を抑制できる第2トランジスタとを混 用することができる。

その結果、最小線幅 0.5 ミクロン以下の集積回路においても電源電圧を下げる必要がなく、高い駆動電流を得ることができるトランジスタを得ることができ、集積回路の微細化に大きく貢献することができる。


#### 4. 図面の簡単な説明

第1図(a)~(e)は、この発明の第1の実施例の半導体装置の製造方法を示す工程順断面図、第2図(a)~(d)は、この発明の第2の実施例の半導体装置の製造方法を示す工程順断面図、第3図(a)~(e)は、この発明の第3の実施例の半導体装置の製造方法を示す工程順断面図、第4図(a)~(8)は、この発明の第4の実施例の半導体装置の製造方法を示す工程順断面図、第5図(a)~(d)はGOLDの電界効果型トランジスタの主要部の製造方法を示す工程順断面図である。



第 2 図 (a) -100 -12 -10 (b) 9 (d) -11 100 -100 200 15A 1**5**B -10 (c) -12A 100 14 -17B -14 100 11 (d) 11 15B 15A -100 18A 18B

第 3 図





第 3 図

